Logo
Wydrukuj tę stronę

Analiza porównawcza metod kompakcji odpowiedzi układu pamięci na test

Artykuł przedstawia wyniki badań symulacyjnych porównujących efektywność wykrywania usterek pamięci RAM, metodą analizy sygnatury oraz zaproponowanymi metodami kompakcji odpowiedzi układu na test.
1. WSTĘP
Obecnie złożoność cyfrowych układów scalonych podwaja się średnio, co półtora roku.
Wzrost złożoności powoduje również podwyższenie oczekiwań dotyczących szerokiej funkcjonalności, szybkości działania oraz krótkiego czasu wdrażania nowych rozwiązań.
Sprostanie wysokim wymaganiom jakościowym, w tym zagwarantowanie adekwatnego poziomu uzysku i niezawodności, wiąże się z koniecznością przeprowadzania sprawdzania poprawności, zwanego testowaniem. Staje się ono nieodzownym elementem nie tylko fazy produkcji, lecz również eksploatacji. Układy pamięci będące ważną częścią systemów cyfrowych, jednym z głównych elementów coraz większej liczby podzespołów komputerowych, muszą być niezawodne. Z roku na rok przybywa zastosowań układów pamięci, których uszkodzenie może mieć poważne skutki, w zależności od roli systemu, od niezadowolenia potencjalnego użytkownika, poprzez straty ekonomiczne, do zagrożenia bezpieczeństwa lub życia ludzkiego. Zapotrzebowanie na coraz bardziej niezawodne układy pamięci, powoduje dążenie do stworzenia procesu testowania, nie wpływającego na pracę urządzenia, który zapewniłby poprawność działania prawie w stu procentach [1, 2].
Najważniejszym celem testu jest, aby po wyczerpującym sprawdzaniu uzyskać możliwie największy poziom ufności do otrzymanych rezultatów testowania i możliwie najwyższy poziom dokładności w jak najkrótszym czasie [1]. Należy również uwzględnić wymóg łatwej testowalności układów cyfrowych już na etapie ich projektowania. (...)

Artykuł zawiera 15066 znaków.

Źródło: Czasopismo Logistyka

© 2000-2023 Sieć Badawcza Łukasiewicz - Poznański Instytut Technologiczny